【LDO廠家】LDO工作原理

時(shí)間：2021-09-11作者：深圳市科電電子有限公司瀏覽：330

取樣電壓加在放大器A的反相輸入端，與加在同相輸入端的基準(zhǔn)電壓Uref相比較，兩者的差值經(jīng)放大器A放大后，控制串聯(lián)調(diào)整管的壓降，從而穩(wěn)定輸出電壓。當(dāng)輸出電壓Uout降低時(shí)，基準(zhǔn)電壓與取樣電壓的差值增加，比較放大器輸出的驅(qū)動(dòng)電流增加，串聯(lián)調(diào)整管壓降減小，從而使輸出電壓升高。

相反，若輸出電壓Uout**過(guò)所需要的設(shè)定值，比較放大器輸出的前驅(qū)動(dòng)電流減小，從而使輸出電壓降低。

供電過(guò)程中，輸出電壓校正連續(xù)進(jìn)行，調(diào)整時(shí)間只受比較放大器和輸出晶體管回路反應(yīng)速度的限制。

應(yīng)當(dāng)說(shuō)明，實(shí)際的線性穩(wěn)壓器還應(yīng)當(dāng)具有許多其它的功能，比如負(fù)載短路保護(hù)、過(guò)壓關(guān)斷、過(guò)熱關(guān)斷、反接保護(hù)等，而且串聯(lián)調(diào)整管也可以采用MOSFET。

深圳市科電電子有限公司專注于FPGA廠家,sensor廠家,LDO廠家,UVC,儲(chǔ)存快充芯片,環(huán)境光距離傳感器等

• 詞條

  詞條說(shuō)明

• 【FPGA廠家】FPGA是什么

  FPGA（Field Programmable Gate Array）是在PAL、GAL等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為**集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA 器件屬于**集成電路中的一種半定制電路，是可編程的邏輯列陣，能夠有效的解決原有的器件門電路數(shù)較少的問(wèn)題。FPGA 的基本結(jié)構(gòu)包括可編程

• 【LDO廠家】LDO的應(yīng)用范圍

  LDO即low dropout regulator，是一種低壓差線性穩(wěn)壓器。這是相對(duì)于傳統(tǒng)的線性穩(wěn)壓器來(lái)說(shuō)的。傳統(tǒng)的線性穩(wěn)壓器，如78XX系列的芯片都要求輸入電壓要比輸出電壓至少高出2V~3V，否則就不能正常工作。但是在一些情況下，這樣的條件顯然是太苛刻了，如5V轉(zhuǎn)3.3V，輸入與輸出之間的壓差只有1.7v，顯然這是不滿足傳統(tǒng)線性穩(wěn)壓器的工作條件的。針對(duì)這種情況，芯片制造商們才研發(fā)出了LDO類的電

• FPGA廠家告訴你工作原理

  FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸入輸出模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個(gè)部分。 現(xiàn)場(chǎng)可編程門陣列（FPGA）是可編程器件，與傳統(tǒng)邏輯電路和門陣列（如PAL，GAL及CPLD器件）相比，F(xiàn)PGA具有不同的結(jié)構(gòu)。

• LDO廠家應(yīng)用

  LDO的應(yīng)用非常簡(jiǎn)單，很多LDO僅需在輸入端及輸出端各接一顆電容即可穩(wěn)定工作。在LDO的應(yīng)用中需要考慮壓差、靜態(tài)電流、PSRR等重要參數(shù)。在以電池作為電源的系統(tǒng)中，應(yīng)當(dāng)選擇壓差盡量低的LDO，這樣可以使電池較長(zhǎng)時(shí)間為系統(tǒng)供電，比如NCP600，NCP629等等。靜態(tài)電流Iq是Iquiescent的縮寫(xiě)，指芯片自身所消耗的電流。在一些低功耗應(yīng)用中，應(yīng)當(dāng)盡量選擇Iq小的LDO。一些工程師在設(shè)計(jì)低功耗系