模擬集成電路設(shè)計流程

時間：2020-01-05作者：深圳市希羅斯科技有限公司瀏覽：224

1、功能設(shè)計階段

設(shè)計人員產(chǎn)品的應(yīng)用場合，設(shè)定一些諸如功能、操作速度、接口規(guī)格、環(huán)境溫度及消耗功率等規(guī)格，以做為將來電路設(shè)計時的依據(jù)?？蛇M(jìn)一步規(guī)劃軟件模塊及硬件模塊該如何劃分，哪些功能該整合于SOC內(nèi)，哪些功能可以設(shè)計在電路板上。

2、設(shè)計描述和行為級驗證

供能設(shè)計完成后，可以依據(jù)功能將SOC劃分為若干功能模塊，并決定實現(xiàn)這些功能將要使用的IP核。此階段將接影響了SOC內(nèi)部的架構(gòu)及各模塊間互動的訊號，及未來產(chǎn)品的可靠性。

決定模塊之后，可以用VHDL或Verilog等硬件描述語言實現(xiàn)各模塊的設(shè)計。接著，利用VHDL或Verilog的電路仿真器，對設(shè)計進(jìn)行功能驗證(functionsimulaTIon，或行為驗證behavioralsimulaTIon)。

注意，這種功能仿真沒有考慮電路實際的延遲，但無法獲得的結(jié)果。

3、邏輯綜合

確定設(shè)計描述正確后，可以使用邏輯綜合工具(synthesizer)進(jìn)行綜合。

綜合過程中，需要選擇適當(dāng)?shù)倪壿嬈骷?logiccelllibrary)，作為合成邏輯電路時的參考依據(jù)。

硬件語言設(shè)計描述文件的編寫風(fēng)格是決定綜合工具執(zhí)行效率的一個重要因素。事實上，綜合工具支持的HDL語法均是有限的，一些過于抽象的語法只適于作為系統(tǒng)評估時的仿真模型，而不能被綜合工具接受。

邏輯綜合得到門級網(wǎng)表。

4、門級驗證(Gate-LevelNetlistVerificaTIon)

門級功能驗證是寄存器傳輸級驗證。主要的工作是要確認(rèn)經(jīng)綜合后的電路是否符合功能需求，該工作一般利用門電路級驗證工具完成。

注意，此階段仿真需要考慮門電路的延遲。

5、布局和布線

布局指將設(shè)計好的功能模塊合理地安排在芯片上，規(guī)劃好它們的位置。布線則指完成各模塊之間互連的連線。

注意，各模塊之間的連線通常比較長，因此，產(chǎn)生的延遲會嚴(yán)重影響SOC的性能，尤其在0.25微米制程以上，這種現(xiàn)象為顯著。


深圳市希羅斯科技有限公司專注于IC芯片,集成電路,電子元器件等

• 詞條

  詞條說明

• 選擇電子元器件配套的好處有哪些

  在人們?nèi)粘Ｉ钪谐Ｒ姷南匆聶C(jī)等家用電器的正常運轉(zhuǎn)都離不開電子元器件的協(xié)助。因此各類生產(chǎn)企業(yè)的采購部門需要在市場上尋找那些*一些的電子元器件配套，從而**企業(yè)生產(chǎn)工作的順利進(jìn)行并且大限度的提高產(chǎn)品的質(zhì)量水平和競爭力。那么客戶在選擇電子元器件配套之后都能夠獲得哪些方面的好處?一、能夠?qū)崿F(xiàn)時間的節(jié)約通常來說那些擁有電子元器件配套的相關(guān)服務(wù)的商家都會為客戶提供一站式的服務(wù)。所以客戶選擇此類服務(wù)之后就

• ADSP-TS201SABPZ-060德州儀器TI數(shù)字信號處理供應(yīng)

  ADSP-TS201SABPZ-060/ADSP-TS201SABPZ060 ADSP-TS201SABPZ-050/ADSP-TS201SABPZ050 ADSP-TS201SYBPZ-060 ADSP-TS201SYBPZ-050 數(shù)據(jù)表PDF datasheet 數(shù)字信號處理器500/600MHz w/ 24 Mbit，停產(chǎn)型號，！ ADSP-TS201SABPZ-060公司閃電發(fā)貨，原包，

• 集成電路的作用是什么？

  集成電路或稱微電路(microcircuit)、 微芯片(microchip)、芯片(chip)在電子學(xué)中是一種把電路(主要包括半導(dǎo)體裝置，也包括被動元件等)小型化的方式，并通常制造在半導(dǎo)體晶圓表面上。集成電路具有體積小，重量輕，引出線和焊接點少，壽命長，可靠性高，性能好等優(yōu)點，同時成本低，便于大規(guī)模生產(chǎn)。它不僅在工、民用電子設(shè)備如收錄機(jī)、電視機(jī)、計算機(jī)等方面得到廣泛的應(yīng)用，同時在軍事、通訊、遙控

• 教你巧妙降低噪聲與電磁干擾

  電子設(shè)備的活絡(luò)度越來越高，這需要設(shè)備的抗煩擾才干也越來越強(qiáng)，因此PCB計劃也變得加困難，怎么提高PCB的抗干擾能力成為許多工程師們重視的 關(guān)鍵疑問之一。ADI中文技術(shù)支持共享的《PCB計劃：降低噪聲與電磁煩擾的24個竅門》為PCB計劃中降低噪聲與電磁煩擾供應(yīng)了非常有用的建議，值得筒子們閱讀保藏。1.時鐘產(chǎn)生器盡量近到用該時鐘的器件，石英晶體振蕩器外殼要接地.2.可用串一個電阻的辦法，降低控制電路上