半導(dǎo)體材料SiC和GaN

時(shí)間：2020-04-10作者：儀準(zhǔn)科技（北京）有限公司瀏覽：139

寬禁帶半導(dǎo)體材料SiC和GaN 的研究現(xiàn)狀
**代半導(dǎo)體材料一般是指硅（Si）元素和鍺（Ge）元素，其奠定了20 世紀(jì)電子工業(yè)的基礎(chǔ)。*二代半導(dǎo)體材料主要指化合物半導(dǎo)體材料，如砷化鎵（GaAs）、磷化銦（InP）、磷化鎵（GaP）、砷化銦（InAs）、砷化鋁（AlAs）及其合金化合物等，其奠定了20 世紀(jì)信息光電產(chǎn)業(yè)的基礎(chǔ)。*三代寬禁帶半導(dǎo)體材料一般是指氮化鎵（GaN）、碳化硅（SiC）、氮化鋁（AlN）、金剛石等材料，其具有禁帶寬度大、抗輻射能力強(qiáng)、擊穿電場(chǎng)強(qiáng)度好、耐高溫等特點(diǎn)，可以克服傳統(tǒng)半導(dǎo)體的劣勢(shì)，能夠使設(shè)備在較端惡劣的條件下正常工作。因此，寬禁帶半導(dǎo)體的材料可以在微電子領(lǐng)域發(fā)揮重要的作用，具有廣闊的應(yīng)用市場(chǎng)。
禁帶寬度是半導(dǎo)體的一個(gè)重要特性參數(shù)，根據(jù)半導(dǎo)體材料的能帶結(jié)構(gòu)不同，可將半導(dǎo)體材料分成兩種類型：寬禁帶和窄禁帶。若半導(dǎo)體材料的帶隙寬度小于2.3eV，則稱為窄帶隙半導(dǎo)體，代表性材料有GaAs、Si、Ge 和InP ；若半導(dǎo)體材料的帶隙寬度大于或等于2.3eV，則稱為寬帶隙半導(dǎo)體，代表性材料有GaN、SiC、AlN 和氮化鋁鎵（AlGaN）等。半導(dǎo)體材料的禁帶寬度越大，意味著其電子躍遷到導(dǎo)帶所需的能量越大，從而材料能承受的溫度和電壓越高，即越不容易成為導(dǎo)體。
寬禁帶半導(dǎo)體材料非常適合于制作抗輻射、高頻、大功率和高密度集成的電子器件，其具有良好的抗輻射能力及化學(xué)穩(wěn)定性、較高的飽和電子漂移速度及導(dǎo)熱率、優(yōu)異的電性能等特點(diǎn)。近年來(lái)，*發(fā)展起來(lái)的以GaN、SiC 為代表的寬禁帶半導(dǎo)體材料是固態(tài)光源和電力電子、微波射頻器件的“核芯”，在半導(dǎo)體照明、新一代移動(dòng)通信、智能電網(wǎng)、高速軌道交通、新能源汽車、消費(fèi)類電子等領(lǐng)域具有廣闊的應(yīng)用前景，可望成為支撐信息、能源、交通、*等產(chǎn)業(yè)發(fā)展的重點(diǎn)新材料，進(jìn)行寬禁帶半導(dǎo)體材料的相關(guān)技術(shù)研發(fā)正在成為**半導(dǎo)體產(chǎn)業(yè)新的戰(zhàn)略高地。SiC 與GaN 是*三代寬禁帶半導(dǎo)體材料中發(fā)展比較成熟的材料，本文主要研究這兩類材料。
SiC材料及其制備工藝

SiC 具有*特的物理和電學(xué)特性，其可以通過(guò)熱氧化工藝制備出SiO2，同時(shí)在氧化過(guò)程中使C 元素以氣體的形式釋放，制備出高質(zhì)量的SiO2，進(jìn)而可利用SiC 制作性能優(yōu)良的金屬– 氧化物– 半導(dǎo)體（Metal-Oxide-Semiconductor，MOS）晶體管。
（一）SiC 材料結(jié)構(gòu)及特性
SiC 為Ⅳ主族中Si 元素和C 元素組成的化合物，C 原子和Si 原子以共價(jià)鍵的形式連接。SiC 的基本結(jié)構(gòu)單元是硅碳四面體，其相互連接形成各種緊密堆積的結(jié)構(gòu)。Si—C 雙原子層的堆積順序不同，導(dǎo)致SiC具有多種晶體結(jié)構(gòu)。其中，SiC 的同態(tài)多晶型主要有閃鋅礦（Zincblende）結(jié)構(gòu)、纖鋅礦（Wurtzite）結(jié)構(gòu)和菱形（Diamond）結(jié)構(gòu)。SiC 的纖鋅礦結(jié)構(gòu)為α-SiC，SiC 的立方閃鋅礦結(jié)構(gòu)為β-SiC，根據(jù)晶體堆疊的不同呈現(xiàn)出多型結(jié)構(gòu)，其中β-SiC（3C-SiC）和α-SiC（2H-SiC、4H-SiC、6H-SiC、15R-SiC）比較具有代表性，對(duì)于不同的晶體結(jié)構(gòu)，其禁帶寬度也有所差異，如圖1 所示。
圖1 SiC材料的常見(jiàn)多型結(jié)構(gòu)（a）SiC材料的晶體結(jié)構(gòu)；（b）對(duì)應(yīng)的禁帶寬度
在SiC 的各種晶體類型中，3C-SiC 鍵能較低，晶格自由能較高且易成核，但其處于亞穩(wěn)態(tài)，具有較低的穩(wěn)定性及易發(fā)生固相轉(zhuǎn)移的特點(diǎn)。在接**衡態(tài)的條件下，當(dāng)退火溫度分別為1200℃和2000℃時(shí)，3C-SiC 會(huì)發(fā)生相變，部分轉(zhuǎn)變?yōu)?H-SiC 和4H-SiC，其中3 種晶型的鍵能大小順序?yàn)?C-SiC<6H-SiC< 4H-SiC，鍵能越小越不穩(wěn)定，在外界條件影響下越*發(fā)生相變。所以，通過(guò)改變外界條件，3C-SiC 可以發(fā)生相轉(zhuǎn)變，變成其他晶型。目前，應(yīng)用較多的是4H-SiC 材料，其禁帶寬度為3.2eV，是Si 禁帶寬度的3 倍左右，且熱導(dǎo)率高，故多用于高溫大功率的微電子器件領(lǐng)域。
（二）SiC 晶體的制備
圖2（a）為SiC 相圖，可以看出，在大氣氛圍中SiC 在2830℃下會(huì)分解為C 和含C 量為13% 的Si 熔液，因此無(wú)法從Si-C熔融體中進(jìn)行晶體生長(zhǎng)。在過(guò)去的30 年中，工業(yè)界已研發(fā)出采用升華的方式制備SiC 襯底的技術(shù)，使SiC 材料在低壓惰性環(huán)境中升華，Si、SiC2、Si2C 等分子沿溫度梯度遷移，并按照設(shè)計(jì)取向在單晶SiC 種子層上沉積而重新結(jié)晶成SiC 晶體，如圖2（b）所示。采用新的物理氣相傳輸（PVT）技術(shù)能夠?qū)⒕w制備溫度控制在1900~2400℃范圍內(nèi)。
圖2 SiC的相圖（a）和制備SiC的物理氣相傳輸（PVT）技術(shù)（b）
SiC 存在各種多型體（結(jié)晶多系），它們的物性值也各不相同。SiC 晶體中存在多種缺陷，這些缺陷會(huì)降低其自身的質(zhì)量。常見(jiàn)的晶體缺陷類型有微管、位錯(cuò)、層錯(cuò)、夾雜、多型共生等，如圖3 所示。晶體缺陷給SiC 器件的應(yīng)用造成了很大的阻礙。在這些缺陷當(dāng)中，微管缺陷帶來(lái)的后果較嚴(yán)重，SiC 器件的工作區(qū)域中任一微管缺陷都可能會(huì)導(dǎo)致器件的失效。
圖3 常見(jiàn)的SiC晶體缺陷類型
雖然一些電子元器件能夠在不使用外延層的情況下直接在襯底材料上制備，但高品質(zhì)的SiC 器件仍然需要利用高品質(zhì)的外延材料制備有源區(qū)。因此，低缺陷的SiC 外延生長(zhǎng)技術(shù)對(duì)SiC器件質(zhì)量有著重要的影響。隨著SiC 功率器件制造要求和耐壓等級(jí)的不斷提高，其外延材料不斷向低缺陷、厚外延方向發(fā)展。目前，批量生產(chǎn)SiC 外延材料的產(chǎn)業(yè)化公司有美國(guó)的CREE、Dow Corning，日本昭和電工（Showa Denko）等。
GaN材料及其制備工藝

在理論上，GaN 材料的擊穿電場(chǎng)強(qiáng)度（約3×106V/cm）與SiC 材料接近，但受半導(dǎo)體工藝、材料晶格失配等因素影響，GaN 器件的電壓耐受能力通常在1000V 左右，安全使用電壓通常在650V 以下。隨著各項(xiàng)技術(shù)難點(diǎn)的克服和**工藝的開(kāi)發(fā)，GaN 必將作為新一代高效電源器件的制備材料。
（一）GaN 材料結(jié)構(gòu)及特性
GaN 是Ⅲ-V 族直接帶隙寬禁帶半導(dǎo)體，室溫下纖鋅礦結(jié)構(gòu)的禁帶寬度為3.26eV。GaN 有3 種晶體結(jié)構(gòu)形式，分別為纖鋅礦結(jié)構(gòu)、閃鋅礦結(jié)構(gòu)和巖鹽礦（Rocksalt）結(jié)構(gòu)。其中，纖鋅礦結(jié)構(gòu)是Ⅲ族氮化物中較穩(wěn)定的晶體結(jié)構(gòu)，閃鋅礦結(jié)構(gòu)以亞穩(wěn)相形式存在，而巖鹽礦結(jié)構(gòu)是在高壓條件下產(chǎn)生的。纖鋅礦結(jié)構(gòu)的GaN 材料具有其他半導(dǎo)體所不具備的優(yōu)異物理性能，如耐化學(xué)穩(wěn)定性、**強(qiáng)硬度、**高熔點(diǎn)等，所以，GaN 基半導(dǎo)體器件具有優(yōu)異的耐壓、耐熱、耐腐蝕特性。圖4 為GaN 的六方纖鋅礦結(jié)構(gòu)和GaN 單晶。
圖4 GaN的六方纖鋅礦結(jié)構(gòu)（a）與GaN單晶（b）
（二）GaN 晶體的制備
GaN 的共價(jià)鍵鍵能較大（E=876.9kJ/mol），在2500℃熔點(diǎn)下，分解壓大約為4.5GPa， 當(dāng)分解壓**4.5GPa 時(shí)，GaN 不熔化直接分解。所以一些典型的平衡方法（如提拉法和布里奇曼定向凝固法等），不再適用于GaN 單晶的生長(zhǎng)。目前，只能采用一些特殊的方法來(lái)制備單晶，主要包括升華法、高溫高壓法、熔融結(jié)晶法和氫化物氣相外延法。其中，前3 種方法對(duì)設(shè)備和工藝都有嚴(yán)格要求，難以實(shí)現(xiàn)大規(guī)模的單晶生產(chǎn)，不能滿足商業(yè)化的要求，而氫化物氣相外延（Hydride Vapor-phaseEpitaxy，HVPE）方法是目前研究的主流。大多數(shù)可以商業(yè)化方式提供GaN 的均勻襯底都是通過(guò)這種方法生產(chǎn)的。該技術(shù)具有設(shè)備簡(jiǎn)單、成本低、發(fā)展速度快等優(yōu)點(diǎn)。利用金屬**化合物化學(xué)氣相沉淀（Metal-organic Chemical Vapor Deposition，MOCVD）技術(shù)可以生長(zhǎng)出均勻、大尺寸的厚膜作為襯底。目前，該技術(shù)已經(jīng)成為制備外延厚膜較有效的方法，并且生長(zhǎng)的厚膜可以通過(guò)拋光或激光剝離襯底，作為同質(zhì)外延生長(zhǎng)器件結(jié)構(gòu)的襯底。
氫化物氣相外延層的位錯(cuò)密度隨外延層厚度的增加而減小，因此，只要外延層的厚度達(dá)到一定值，就可以提高晶體質(zhì)量。通過(guò)HVPE 和空隙輔助分離法（Void-assisted Separation，VAS）可以制備具有高晶體質(zhì)量和良好再現(xiàn)性的大直徑獨(dú)立GaN 晶片，如圖5所示。采用表面覆蓋氮化鈦（TiN ）納米網(wǎng)的多孔GaN 模板，通過(guò)HVPE 生長(zhǎng)了厚GaN 層，在 HVPE 生長(zhǎng)過(guò)程中，這種生長(zhǎng)技術(shù)在 GaN層和模板之間產(chǎn)生了許多小空隙，當(dāng)GaN層在生長(zhǎng)以后*與模板分開(kāi)，并且獲得獨(dú)立的GaN 晶片，這些晶片直徑較大，表面呈鏡面狀，無(wú)裂縫，位錯(cuò)密度低。
圖5 HVPE+VAS法制備具有高晶體質(zhì)量和大直徑獨(dú)立的GaN 晶片
此外，可以采用MOCVD-GaN / 藍(lán)寶石襯底預(yù)處理工藝來(lái)制備GaN 厚膜。主要過(guò)程為采用等離子體化學(xué)氣相沉積法在MOCVD-GaN/ 藍(lán)寶石襯底上沉積一層厚度約500nm 的SiO2，然后用電子蒸氣機(jī)在襯底上蒸鍍和鍛造一層厚度約20nm 的Ti。退火后在SiO2 表面形成自組裝的Ni 納米團(tuán)簇，作為光刻掩模。光刻后，將基體置于熱HNO3 和氧化腐蝕劑中。去除Ti 和SiO2 后，通過(guò)反應(yīng)離子刻蝕技術(shù)沉積一層SiO2，去除表面的SiO2，形成一層SiO2 包裹在邊緣的GaN 納米柱。最后用HVPE 法在表面生長(zhǎng)GaN，在冷卻過(guò)程中，GaN 發(fā)生自剝離。圖6 為HVPE 和納米簇自剝離技術(shù)制備GaN 單晶的過(guò)程示意圖。
圖6 HVPE+納米簇自剝離技術(shù)制備GaN單晶
上述方法不僅可以實(shí)現(xiàn)襯底的自剝離，而且可以形成一種特殊的結(jié)構(gòu)，可以緩沖晶體的生長(zhǎng)速度，從而提高晶體的質(zhì)量，減少內(nèi)部缺陷。但這些預(yù)處理方法相對(duì)復(fù)雜，會(huì)浪費(fèi)大量時(shí)間，并且增加GaN 單晶的成本。
（三）GaN 異質(zhì)襯底外延技術(shù)
由于GaN 在高溫生長(zhǎng)時(shí)N 的離解壓很高，很難得到大尺寸的GaN 單晶材料，因此，制備異質(zhì)襯底上的外延GaN 膜已成為研究GaN 材料和器件的主要手段。目前，GaN的外延生長(zhǎng)方法有：HVPE、分子束外延（MBE）、原子束外延（ALE）和MOCVD。其中，MOCVD 是較廣泛使用的方法之一。
當(dāng)前，大多數(shù)商業(yè)器件是基于異質(zhì)外延的，主要襯底是藍(lán)寶石、AlN、SiC 和Si。但是，這些基板和材料之間的晶格失配和熱失配非常大。因此，外延材料中存在較大的應(yīng)力和較高的位錯(cuò)密度，不利于器件性能的提高。圖7 為襯底材料的晶格失配和熱失配關(guān)系示意圖。
圖7 襯底材料的晶格失配和熱失配關(guān)系
1.?SiC 襯底上GaN 基異質(zhì)結(jié)構(gòu)的外延生長(zhǎng)
由于SiC 的熱導(dǎo)率遠(yuǎn)遠(yuǎn)**GaN、Si和藍(lán)寶石，所以SiC 與GaN 的晶格失配很小。SiC 襯底可以改善器件的散熱特性，降低器件的結(jié)溫。但GaN 和SiC 的潤(rùn)濕性較差，在SiC 襯底上直接生長(zhǎng)GaN 很難獲得光滑的膜。AlN 在SiC 基體上的遷移活性小，與SiC 基體的潤(rùn)濕性好。因此，通常在SiC 基板上用AlN 作為GaN 外延薄膜的成核層，如圖8 所示。許多研究表明，通過(guò)優(yōu)化AlN 成核層的生長(zhǎng)條件可以改善CaN 薄膜的晶體質(zhì)量。但生長(zhǎng)在GaN 成核層上的GaN 薄膜仍然存在較大的位錯(cuò)密度和殘余應(yīng)力。AlN的熱膨脹系數(shù)遠(yuǎn)大于GaN，在AlN 上生長(zhǎng)的GaN 薄膜在冷卻過(guò)程中存在較大的殘余拉應(yīng)力。拉伸應(yīng)力會(huì)在一定程度上積累，并以裂紋的形式釋放應(yīng)力。另外，AlN 的遷移活性較低，難以形成連續(xù)的膜，導(dǎo)致在AlN 上生長(zhǎng)的GaN 薄膜位錯(cuò)密度較大。GaN 薄膜中的裂紋和位錯(cuò)會(huì)導(dǎo)致器件性能下降甚至失效。由于晶格失配較小，一旦潤(rùn)濕層和裂紋問(wèn)題得到解決，SiC 襯底上的GaN 晶體質(zhì)量要**Si 和藍(lán)寶石襯底上的GaN晶體，因此，SiC 襯底上的GaN 異質(zhì)結(jié)構(gòu)2DEG 的輸運(yùn)性能較好。
圖8 AlN作為過(guò)渡層的微觀形貌
2.?Si 襯底上GaN 基異質(zhì)結(jié)構(gòu)的外延生長(zhǎng)
目前，GaN 基電力電子器件的成本與Si 器件相比仍然非常昂貴。解決成本問(wèn)題的一途徑是利用Si 襯底外延制備GaN 基異質(zhì)結(jié)構(gòu)，然后利用互補(bǔ)金屬氧化物半導(dǎo)體（Complementary Metal Oxide Semiconductor，CMOS）技術(shù)制備GaN 基器件，使器件的性價(jià)比**過(guò)Si 器件。但與SiC 和藍(lán)寶石襯底相比，Si 襯底外延GaN 要難得多。GaN（0001）與Si（111）的晶格失配率高達(dá)16.9%，熱膨脹系數(shù)失配（熱失配）高達(dá)56%。因此，Si 襯底上GaN 的外延生長(zhǎng)及其異質(zhì)結(jié)構(gòu)在應(yīng)力控制和缺陷控制方面面臨著嚴(yán)峻的挑戰(zhàn)。
外延層材料的晶格常數(shù)差異，會(huì)導(dǎo)致Si 和GaN 外延層界面處的高密度位錯(cuò)缺陷。在外延生長(zhǎng)過(guò)程中，大多數(shù)位錯(cuò)會(huì)穿透外延層，嚴(yán)重影響著外延層的晶體質(zhì)量。但由于兩層熱膨脹系數(shù)不一致，高溫生長(zhǎng)后冷卻過(guò)程中整個(gè)外延層的內(nèi)應(yīng)力積累很大，發(fā)生翹曲并導(dǎo)致外延層開(kāi)裂。隨著襯底尺寸的增大，這種翹曲和開(kāi)裂現(xiàn)象會(huì)越來(lái)越明顯。
目前，插入層和緩沖層被廣泛應(yīng)用于解決Si 襯底上GaN 異質(zhì)外延的應(yīng)力問(wèn)題，目前主流的3 種應(yīng)力調(diào)節(jié)方案如圖9 所示。
圖9 目前主流的3種應(yīng)力調(diào)節(jié)方案（a）低溫AlN插入層結(jié)構(gòu)；（b）GaN/AlN**晶格結(jié)構(gòu)；（c）AlGaN緩沖層結(jié)構(gòu)
插入層技術(shù)是引入一個(gè)或多個(gè)薄層插入層來(lái)調(diào)節(jié)外延層的內(nèi)應(yīng)力狀態(tài)，平衡在冷卻過(guò)程中由熱失配和晶格失配引起的外延層的拉應(yīng)力，目前采用低溫AlN 作為插入層來(lái)調(diào)節(jié)應(yīng)力狀態(tài)，如圖9（a）所示。
緩沖層技術(shù)提供了壓縮應(yīng)力來(lái)調(diào)整外延膜中的應(yīng)力平衡，目前常用的是AlGaN 梯度緩沖和AlN/(Al)GaN **晶格緩沖，如圖9（b）、（c） 所示。上述方法都能提供壓應(yīng)力來(lái)平衡Si 基GaN 的拉應(yīng)力，使整個(gè)系統(tǒng)趨于應(yīng)力平衡。當(dāng)然，這些方法不能完全解決應(yīng)力問(wèn)題。緩沖層的應(yīng)力調(diào)節(jié)機(jī)制尚不明確，有待于進(jìn)一步探索和優(yōu)化。
另外，還有報(bào)道采用表面活化鍵合（SAB）的低溫鍵合工藝將GaN 層轉(zhuǎn)移到SiC 和Si 襯底上，在室溫下直接鍵合制備GaN-on-Si 結(jié)構(gòu)和GaN-on-SiC 結(jié)構(gòu)， 通過(guò)氬（Ar）離子束源對(duì)晶圓表面進(jìn)行活化。在表面活化后，兩片晶圓將被結(jié)合在一起。與Al2O3（藍(lán)寶石）和SiC 襯底上生長(zhǎng)的異質(zhì)外延層的質(zhì)量相比，Si 襯底上GaN 基異質(zhì)結(jié)構(gòu)的質(zhì)量和電性能仍有很大差異。特別是Si 襯底上GaN 外延層存在殘余應(yīng)力和局域陷阱態(tài)。這些應(yīng)力和缺陷控制問(wèn)題沒(méi)有從根本上得到解決，導(dǎo)致材料和器件的可靠性問(wèn)題尤為**。因此，如何在高質(zhì)量的Si 襯底上制備GaN 基異質(zhì)結(jié)構(gòu)仍是該領(lǐng)域的**問(wèn)題之一。
結(jié)束語(yǔ)

高頻、大功率、抗輻射、高密度集成寬禁帶半導(dǎo)體電子器件的研制，需要優(yōu)良的材料作基礎(chǔ)支撐。高品質(zhì)的SiC和GaN 器件需要利用外延材料制備有源區(qū)，因此，低缺陷襯底和高質(zhì)量外延層對(duì)器件性能起著至關(guān)重要的作用。近年來(lái)，SiC 和GaN功率器件的制造要求和耐壓等級(jí)不斷提高，對(duì)襯底和異質(zhì)結(jié)構(gòu)（GaN-on-SiC、GaN-on-Si）的缺陷密度及外延薄膜內(nèi)部的應(yīng)力平衡狀態(tài)都提出了較高的要求，目前通過(guò)利用AlN 作為過(guò)渡層、**晶格緩沖層等提供壓應(yīng)力，進(jìn)而調(diào)節(jié)外延層的內(nèi)部應(yīng)力以平衡狀態(tài)，未來(lái)對(duì)應(yīng)力調(diào)控尚有大量的工作需要進(jìn)行探索和優(yōu)化。


儀準(zhǔn)科技（北京）有限公司專注于手動(dòng)探針臺(tái),probe,station等

• 詞條

  詞條說(shuō)明

• eos失效分析篇

  芯片失效案例分析之EOS** 作為研發(fā)較怕遇到的事情之一就是芯片失效的問(wèn)題，好端端的芯片突然異常不能正常工作了，很多時(shí)候想盡辦法卻想不出問(wèn)題在哪。的確，芯片失效是一個(gè)非常讓人頭疼的問(wèn)題，它可能發(fā)生在研發(fā)初期，可能發(fā)生在生產(chǎn)過(guò)程中，還有可能發(fā)生在終端客戶的使用過(guò)程中。造成的影響有時(shí)候也非常巨大。 芯片失效的原因多種多樣，并且它的發(fā)生也無(wú)明顯的規(guī)律可循。那么有沒(méi)有一些辦法來(lái)預(yù)防芯片失效的發(fā)生呢？這里會(huì)

• 突發(fā)！北方華創(chuàng)、長(zhǎng)江存儲(chǔ)等31家被拉入U(xiǎn)VL清單！

  失效分析 趙工?半導(dǎo)體工程師?2022-10-08 10:00?發(fā)表于北京剛剛，芯榜消息：根據(jù)美國(guó)聯(lián)邦公報(bào)，拜登**宣布了對(duì)中國(guó)獲得美國(guó)半導(dǎo)體技術(shù)的新限制，并增加了旨在阻止中國(guó)推動(dòng)發(fā)展自己的芯片產(chǎn)業(yè)和提升該國(guó)軍事能力的措施。?據(jù)悉，美國(guó)商務(wù)部在其認(rèn)為“未經(jīng)證實(shí)”（UVL）的公司名單中添加了更多名稱，包括31家中國(guó)實(shí)體。這意味著美國(guó)供應(yīng)商在向這些實(shí)體銷售技術(shù)時(shí)

• 金相試樣制備及常見(jiàn)問(wèn)題

  金相試樣制備及常見(jiàn)問(wèn)題 金相分析是研究材料內(nèi)部組織結(jié)構(gòu)的重要方法，一般用來(lái)進(jìn)行失效分析（FA）、質(zhì)量控制（QC）、研發(fā)（RD）等。而金相試樣制備的目的是獲得材料內(nèi)部真實(shí)的組織結(jié)構(gòu)，需要通過(guò)不同的金相試樣制備方法去完成。 一般來(lái)說(shuō)，金相試樣制備的方法有：機(jī)械法（傳統(tǒng)意義上的機(jī)械制備--磨拋）、電解法（電解拋光和浸蝕）、化學(xué)法（化學(xué)浸蝕）、化學(xué)機(jī)械法（化學(xué)作用和機(jī)械作用同時(shí)去除材料）。 金相試樣制備的

• 芯片漏電分析手段被誤導(dǎo)了很多年

  一提到IC漏電定位大家都認(rèn)為只有OBIRCH，甚至現(xiàn)在可笑的是認(rèn)為OBIRCH是一種設(shè)備的名稱。今天小編給大家普及一下這方面的知識(shí)。 OBIRCH其實(shí)只是一種技術(shù)，是早年日本NEC發(fā)明并申請(qǐng)了專li。它的原理是：給IC加上電壓，使其內(nèi)部有微小電流流過(guò)，同時(shí)在芯片表面用激光進(jìn)行掃描。 激光掃描的同時(shí)，對(duì)微小電流進(jìn)行監(jiān)測(cè)，當(dāng)激光掃到某個(gè)位置，電流發(fā)生較大變化，設(shè)備對(duì)這個(gè)點(diǎn)進(jìn)行標(biāo)記，也就是說(shuō)這個(gè)位置即為